CVS172x 高速双通道数字隔离器
CVS172x 高速双通道数字隔离器
1. 产品特性
• 信号传输速率: DC to 150Mbps
2. 应用
• 工业自动化
3. 概述
CVS172x 是一款高性能 2 通道数字隔离器具有精确的时序特性和低电源损耗。在隔离 CMOS 数字 I/O 时,器件可提供高电磁抗扰度和低辐射。 所有器件版本均具有施密特触发器输入,可实现高抗噪性能。每条隔离通道的逻辑输入和输出缓冲器均由二氧化硅(SiO2) 绝缘栅隔离。所有设备都具有故障安全模式选项。 如果输入侧电源掉电或信号丢失,对于后缀为 L 的设备,默认输出为低,对于带有后缀 H 的设备,默认输出为高。器件具有高绝缘能力, 有助于防止数据总线或其他电路上的噪声和浪涌进入本地接地端, 从而干扰或损坏敏感电路。 高 CMTI 能力有望保证数字信号的正确传输。 器件采用 8 脚窄体 SOIC, 8 脚宽体SOIC 和 16 脚宽体 SOIC 封装。 所有产品均具有3.75kVrms 的隔离额定值,宽体封装的产品支持绝缘耐压高达 5kVrms。
简化通道结构图
引脚名称 |
SOIC8
引脚编号
|
类型 | |
VDDA | 1 |
电源 |
|
VI1/VO1 | 2 |
逻辑输入/输出 |
|
VI2/VO2 | 3 |
逻辑输入/输出 |
|
GNDA | 4 |
地 |
|
GNDB | 5 |
地 |
|
VI2/VO2 | 6 |
逻辑输入/输出 |
|
VI1/VO1 | 7 |
逻辑输入/输出 |
|
VDDB | 8 | 电源 |
引脚名称
类型
描述
GNDA
1
地
A 侧接地基准点
NC
2
NC
无内部连接
VDDA
3
电源
A 侧电源电压
VI1/VO1
4
逻辑输入/输出
VI2/VO2/NC1
5
逻辑输入/输出
NC
6
NC
无内部连接
GNDA
7
地
A 侧接地基准点
NC
8
NC
无内部连接
GNDB
9
地
B 侧接地基准点
NC
10
NC
无内部连接
NC
11
NC
无内部连接
VI2/VO2
12
逻辑输入/输出
VI1/VO1
13
逻辑输入/输出
VDDB
14
电源
B 侧电源电压
NC
15
NC
无内部连接
GNDB
16
地
备注:
1.无连接。这些引脚没有内部连接。它们可以悬空,连接到VDD或连接到GND。
绝对最大额定值 1
参数
最小值
最大值
单位
VDDA,
VDDB 电源电压2
-0.5
6
V
Vin 输入电压 Ax, Bx, ENx
-0.5
VDDA+0.53
V
IO 输出电流
-20
20
mA
TJ 结温
150
°C
TSTG 存储温度范围
-65
150
°C
备注:
1.等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值,并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下,推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2.除差分 I / O 总线电压以外的所有电压值, 均相对于本地接地端子(GNDA 或 GNDB),并且是峰值电压值。
3.最大电压不得超过 6 V。
ESD 额定值
数值
单位
VESD 静电放电
人体模型 (HBM), 根据
ANSI/ESDA/JEDEC JS-001,所有引脚 1
±6000
V
组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 2
±2000
备注:
1. JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。
2. JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。
建议工作条件
参数
最小值
典型值
最大值
单位
VDDA, VDDB 电源电压
2.375
3.3
5.5
V
VDD(UVLO+) VDD电源电压上升时的欠压阈值
1.95
2.24
2.375
V
VDD(UVLO-) VDD电源电压下降时的欠压阈值
1.88
2.1
2.325
V
VHYS(UVLO) VDD迟滞欠压阈值
70
140
250
mV
IOH 高电平输出电流
VDDO1 = 5V
-4
mA
VDDO = 3.3V
-2
VDDO = 2.5V
-1
IOL 低电平输出电流
VDDO = 5V
4
mA
VDDO = 3.3V
2
VDDO = 2.5V
1
VIH 输入阈值逻辑高电平
2
V
VIL 输入阈值逻辑低电平
0.8
V
DR 信号传输速率
0
150
Mbps
TA 环境温度
-55
27
125
°C
备注:
1. VDDO = 输出侧 VDD
参数 | 测试条件 | 数值 | 单位 | |
G/W | S | |||
CLR 外部气隙(间隙) 1 | 测量输入端至输出端,隔空最短距离 | 8 | 4 |
mm |
CPG 外部爬电距离 1 | 测量输入端至输出端,沿壳体最短距离 | 8 | 4 |
mm |
DTI 隔离距离 | 最小内部间隙 (内部距离) | 19 | 19 |
μm |
CTI 相对漏电指数 | DIN EN 60112 (VDE 0303-11); IEC 60112 | >600 | >600 |
V |
材料组 | 依据 IEC 60664-1 | I |
I |
|
IEC 60664-1 过压类别 | 额定市电电压≤ 300 VRMS | I-IV | I-III | |
额定市电电压≤ 400 VRMS | I-IV | I-III | ||
额定市电电压 ≤ 600 VRMS | I-III |
n/a
|
||
DIN V VDE V 0884-11:2017-012 | ||||
VIORM 最大重复峰值隔离电压 | 交流电压(双极) | 849 | 566 |
VPK |
VIOWM 最大工作隔离电压 | 交流电压; 时间相关的介质击穿 (TDDB) 测试 | 600 | 400 | VRMS |
直流电压 | 849 | 566 |
VDC |
|
VIOTM 最大瞬态隔离电压 |
VTEST = VIOTM,
t = 60 s (认证);
VTEST = 1.2 × VIOTM,
t= 1 s (100% 产品测试)
|
7070 | 5300 |
VPK |
VIOSM 最大浪涌隔离电压 3 |
测试方法
依据 IEC 60065, 1.2/50 μs 波形,
VTEST = 1.6 × VIOSM (生产测试)
|
6250 | 5000 |
VPK |
qpd 表征电荷 4 |
方法 a, 输入/输出安全测试子类 2/3 后,
Vini = VIOTM,
tini = 60 s;
Vpd(m) = 1.2 × VIORM, tm = 10 s
|
≤5 | ≤5 | pC |
方法 a, 环境测试子类 1 后,
Vini = VIOTM,
tini = 60 s;
Vpd(m) = 1.6 × VIORM, tm = 10 s
|
≤5 | ≤5 | ||
Method b1, 常规测试 (100% 生产测试) 和前期 预处理
(抽样测试)
Vini = 1.2 × VIOTM, tini = 1 s;
Vpd(m) = 1.875 × VIORM, tm = 1 s
|
≤5 |
≤5 |
||
CIO 栅电容, 输入到输出 5 | VIO = 0.4 × sin (2πft), f = 1 MHz | ~0.5 | ~0.5 |
pF |
RIO 绝缘电阻 5 | VIO = 500 V, TA = 25°C | >1012 | >1012 | Ω |
VIO = 500 V, 100°C ≤ TA ≤ 125°C | >1011 | >1011 | ||
VIO = 500 V at TS = 150°C | >109 |
>109 |
||
污染度 |
2
|
2 | ||
UL 1577 | ||||
VISO 最大隔离电压 |
VTEST = VISO , t = 60 s (认证),
VTEST = 1.2 × VISO , t = 1 s (100%生产测试)
|
5000 | 3750 |
VRMS
|
备注:
1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离,以确保印刷电路板上隔离器的安装焊盘不会缩短该距离。
在某些情况下印刷电路板上的爬电距离和间隙相等。 在印刷电路板上插入凹槽的技术有助于提高这些指标。
2. 该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。
3. 测试在空气或油中进行,以确定隔离屏障的固有浪涌抗扰度。
4. 表征电荷是由局部放电引起的放电电荷(pd)。
5. 栅两侧的所有引脚连接在一起,形成双端子器件。
|
VDDA = VDDB = 5 V ± 10%, TA = -55 to 125°C
参数
测试条件
最小值
典型值
最大值
单位
VOH 输出电压逻辑高电平
IOH = -4mA; 图 8-1
VDDO1-0.4
4.8
V
VOL 输出电压逻辑低电平
IOL = 4mA; 图 8-1
0.2
0.4
V
VIT+(IN) 正输入阈值
1.4
1.67
1.9
V
VIT-(IN) 负输入阈值
1
1.23
1.4
V
VI(HYS) 输入阈值迟滞
0.3
0.44
0.5
V
IIH 输入高电平漏电流
VIH = VDDA at Ax or
Bx or Enx
4
µA
IIL 输入低电平漏电流
VIL = 0 V at Ax or Bx
-4
µA
ZO 输出阻抗 2
50
Ω
CMTI 共模瞬变抗扰度
VI = VDDI1 or 0 V,
VCM = 1200 V; 图 8-3
100
150
kV/µs
CI 输入电容 3
VI = VDD/ 2 +
0.4×sin(2πft), f = 1 MHz, VDD = 5 V
2
pF
备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40%。
3. 从引脚到地测量。
|
VDDA = VDDB = 3.3 V ± 10%, TA = -55 to 125°C
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
VOH 输出电压逻辑高电平 | IOH = -4mA; 图 8-1 | VDDO1-0.4 | 3.1 | V | |
VOL 输出电压逻辑低电平 | IOL = 4mA; 图 8-1 | 0.2 | 0.4 | V | |
VIT+(IN) 正输入阈值 | 1.4 | 1.67 | 1.9 | V | |
VIT-(IN) 负输入阈值 | 1 | 1.23 | 1.4 | V | |
VI(HYS) 输入阈值迟滞 | 0.3 | 0.44 | 0.5 | V | |
IIH 输入高电平漏电流 | VIH = VDDA at Ax or Bx or Enx | 4 | µA | ||
IIL 输入低电平漏电流 | VIL = 0 V at Ax or Bx | -4 | µA | ||
ZO 输出阻抗 2 | 50 | Ω | |||
CMTI 共模瞬变抗扰度 | VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3 | 100 | 150 | kV/µs | |
CI 输入电容 3 | VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 3.3 V | 2 | pF | ||
备注: 1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40%。 3. 从引脚到地测量。 |
VDDA = VDDB = 2.5 V ± 5%, TA = -55 to 125°C
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
VOH 输出电压逻辑高电平 | IOH = -4mA; 图 8-1 | VDDO1-0.4 | 2.3 | V | |
VOL 输出电压逻辑低电平 | IOL = 4mA; 图 8-1 | 0.2 | 0.4 | V | |
VIT+(IN) 正输入阈值 | 1.4 | 1.67 | 1.9 | V | |
VIT-(IN) 负输入阈值 | 1 | 1.23 | 1.4 | V | |
VI(HYS) 输入阈值迟滞 | 0.3 | 0.44 | 0.5 | V | |
IIH 输入高电平漏电流 | VIH = VDDA at Ax or Bx or Enx | 4 | µA | ||
IIL 输入低电平漏电流 | VIL = 0 V at Ax or Bx | -4 | µA | ||
ZO 输出阻抗 2 | 50 | Ω | |||
CMTI 共模瞬变抗扰度 | VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3 | 100 | 150 | kV/µs | |
CI 输入电容 3 | VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5 V | 2 | pF | ||
备注: 1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40%。 3. 从引脚到地测量。 |
参数 | 测试说明 | 最小值 | 典型值 | 最大值 | 单位 |
DR 数据速率 | 0 | 150 | Mbps | ||
PWmin 最小脉宽 | 5 | ns | |||
tPLH, tPHL 传播延迟 | 图 8-1 | 5 | 8 | 13 | ns |
PWD 脉冲宽度失真 |tPLH - tPHL| | 0.2 | 4.5 | ns | ||
tsk(o) 通道到通道输出偏移时间 1 | 同方向通道 | 0.4 | 2.5 | ns | |
tsk(pp) 片与片之间通道输出偏移时间 2 | 2 | 4.5 | ns | ||
tr 输出上升时间 | 图 8-1 | 2.5 | 4 | ns | |
tf 输出下降时间 | 图 8-1 | 2.5 | 4 | ns | |
tDO 默认输出延迟时间从输入电源损耗 | 图 8-2 | 8 | 12 | ns | |
tSU 启动时间 | 15 | 40 | µs | ||
备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下,不同器件在同一方向切换的任意终端之间传播延迟时间的差值 |
参数 | 测试说明 | 最小值 | 典型值 | 最大值 | 单位 |
DR 数据速率 | 0 | 150 | Mbps | ||
PWmin 最小脉宽 | 5 | ns | |||
tPLH, tPHL 传播延迟 | 图 8-1 | 5 | 8 | 13 | ns |
PWD 脉冲宽度失真 |tPLH - tPHL| | 0.2 | 4.5 | ns | ||
tsk(o) 通道到通道输出偏移时间 1 | 同方向通道 | 0.4 | 2.5 | ns | |
tsk(pp) 片与片之间通道输出偏移时间 2 | 2 | 4.5 | ns | ||
tr 输出上升时间 | 图 8-1 | 2.5 | 4 | ns | |
tf 输出下降时间 | 图 8-1 | 2.5 | 4 | ns | |
tDO 默认输出延迟时间从输入电源损耗 | 图 8-2 | 8 | 12 | ns | |
tSU 启动时间 | 15 | 40 | µs | ||
备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下,不同器件在同一方向切换的任意终端之间传播延迟时间的差值 |
VDDA = VDDB = 2.5 V ± 5%, TA = -55 to 125°C
参数 | 测试说明 | 最小值 | 典型值 | 最大值 | 单位 |
DR 数据速率 | 0 | 150 | Mbps | ||
PWmin 最小脉宽 | 5 | ns | |||
tPLH, tPHL 传播延迟 | 图 8-1 | 5 | 8 | 13 | ns |
PWD 脉冲宽度失真 |tPLH - tPHL| | 0.2 | 5.0 | ns | ||
tsk(o) 通道到通道输出偏移时间 1 | 同方向通道 | 0.4 | 2.5 | ns | |
tsk(pp) 片与片之间通道输出偏移时间 2 | 2 | 5.0 | ns | ||
tr 输出上升时间 | 图 8-1 | 2.5 | 4 | ns | |
tf 输出下降时间 | 图 8-1 | 2.5 | 4 | ns | |
tDO 默认输出延迟时间从输入电源损耗 | 图 8-2 | 8 | 12 | ns | |
tSU 启动时间 | 15 | 40 | µs | ||
备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下,不同器件在同一方向切换的任意终端之间传播延迟时间的差值 |
参数测量信息
2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间,因此它是时序特性测量的关键因素。
图 8-1 时序特性测试电路和电压波形
备注:
图 8-2 默认输出延迟时间测试电路和电压波形
备注:
图 8-3 共模瞬变抗扰度测试电路
产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。 相比于电感耦合隔离架构, 电容耦合架构具有更高的电磁抗干扰能力。 OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码现象。 图 9-1 和图 9-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。
9.2. 功能框图
图 9-2 OOK 开关键控调制方案波形示意图
VDDI | VDDO | 输入(Ax/Bx)2 | 输出 (Ax/Bx) | 模式 |
PU | PU | H | L |
正常运行模式: 通道的输出跟随通道输入状态 |
H | L | |||
Open | Default |
默认输出故障安全模式: 如果通道的输入保持断开状态,则其输出将变为默认值高 |
||
PD | PU | X | Default |
默认输出故障安全模式: 如果输入侧 VDD 未通电,则输出进入默认输出故障安全模式高电平 |
X | PD | X | Undetermined | 如果输出侧 VDD 未供电,则输出的状态不确定。 3 |
备注: 1. VDDI =输入侧 VDD; VDDO =输出侧 VDD; PU = 上电 (VCC ≥ 2.375 V); PD = 断电(VCC ≤ 2.25 V); X = 无关; H =高电平; L =低电平; Z =高阻抗。 2. 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD,从而导致输出不确定。 3. 当电源电压 2.25V < VDDI, VDDO < 2.375 V 时,输出状态不确定。 |
应用电路 |